La recherche a retourné 2 résultats
Aller sur la recherche avancée
- 09 mai 2007 0:16
- Forum : Electronique numérique et logique programmable
- Sujet : problème de VHDL[resolu, merci à tous !]
- Réponses : 4
- Vues : 4644
merci pour ces réponses :) Alors pour les d(5) et cie, j'y avais pas du tout pensé alors que c'est tout bête :oops: Donc le sll est bien un décalage... Mais dans ce cas, j'ai du mal à comprendre la logique :oops: Imaginons que dans l'entity, j'ai défini d, q etc... (d'ailleurs, j'ai toujours du mal ...
- 08 mai 2007 16:14
- Forum : Electronique numérique et logique programmable
- Sujet : problème de VHDL[resolu, merci à tous !]
- Réponses : 4
- Vues : 4644
problème de VHDL[resolu, merci à tous !]
Bonjour à tous :o Je préfère prévenir: j'ai eu droit cette année à une courte initiation au VHDL (en gros, on nous a dit qu'il y avait entity, architecture et CASE WHEN ELSE etc :lol: ) Alors excusez moi si mes questions vous semblent ridicules :oops: Voici mon problème: écrire un programme simulant...