Simulation des fonctions logiques avec Active-HDL version3.3

Electronique numérique / Circuits logiques programmables EPLD, CPLD, FPGA d'Altera ou de Xilinx VHDL, Verilog ou SystemC

Modérateur : Modérateur

DEFO

Simulation des fonctions logiques avec Active-HDL version3.3

Message par DEFO »

salut tout le monde!J'ai besoin de quelques explications sur la simulation des fonctions logiques avec le logiciel de simulation Active-HDL version3.3 de cypress.Mon gros problème se trouve au niveau du choix des types de signaux quand on veut visualiser le chronogramme de la fonction simulée.Merci!

Répondre