voila je dois multiplier par 10 une clock qui est un signal d'entrée std_logic à une fréquence de 10Mhz
dois je utiliser obligatoirement une pll pour accrocher la fréquence?
y a t'il d'autres solutions ?
sinon ou puis je trouver un code VHDL pour une pll (car je suis pas en mesure de coder un truc pareil!!!!) j'ai trouvé des bouts de codes mais cela reste des bouts de codes
![Sourire :)](./images/smilies/icon_smile.gif)
merci d'avance